東京都立大学図書館

HDL設計入門 : VDHL,Verilog-HDL,合成を用いた設計

桜井至著. -- テクノプレス, 1996. <BB00694873>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 資料ID 請求記号 状態 返却予定日 予約 WEB書棚
0001 本館 本館:B2北_和図書 016266713 /549.3/Sa47h 0件
No. 0001
巻号
所蔵館 本館
配置場所 本館:B2北_和図書
資料ID 016266713
請求記号 /549.3/Sa47h
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 HDL設計入門 : VDHL,Verilog-HDL,合成を用いた設計 / 桜井至著
HDL セッケイ ニュウモン : VDHL Verilog-HDL ゴウセイ オ モチイタ セッケイ
出版・頒布事項 田無 : テクノプレス , 1996.6
形態事項 x,219p ; 22cm
巻号情報
ISBN 4924998125
学情ID BN14623823
本文言語コード 日本語
著者標目リンク 桜井, 至||サクライ, タカシ <AU00353548>