東京都立大学図書館
図書館HP | ログイン
  • 目録検索 目録検索 ▼
  • 利用者サービス マイライブラリ ▼
    • 利用状況の確認
    • ブックマーク
    • お気に入り検索
    • タグ履歴
    • 複写依頼
    • 貸借依頼
    • 新規購入依頼

東京都立大学図書館

前の画面へ戻る

SystemVerilogによるモデリングと論理合成 : ハードウェア記述言語による回路設計の基礎

篠塚一也著. -- 共立出版, 2026. <BB02453068>
登録タグ：
登録されているタグはありません
便利機能：
詳細情報を見る
書誌URL：

SystemVerilogによるモデリングと論理合成 : ハードウェア記述言語による回路設計の基礎

篠塚一也著. -- 共立出版, 2026. <BB02453068>
登録タグ：
登録されているタグはありません
便利機能：
詳細情報を見る
書誌URL：

所蔵一覧 1件～1件（全1件）

ナンバーをクリックすると所蔵詳細をみることができます。

No. 巻号 所蔵館 配置場所 資料ID 請求記号 状態 返却予定日 予約 WEB書棚
0001 日野館 日野：新着図書 20002113702 /549.7/Sh 0件
No. 0001
巻号
所蔵館 日野館
配置場所 日野：新着図書
資料ID 20002113702
請求記号 /549.7/Sh
状態
返却予定日
予約 0件
WEB書棚
このページのTOPへ

書誌詳細

標題および責任表示 SystemVerilogによるモデリングと論理合成 : ハードウェア記述言語による回路設計の基礎 / 篠塚一也著
System Verilog ニ ヨル モデリング ト ロンリ ゴウセイ : ハードウェア キジュツ ゲンゴ ニ ヨル カイロ セッケイ ノ キソ
出版・頒布事項 東京 : 共立出版 , 2026.1
形態事項 xii, 227p : 挿図 ; 26cm
巻号情報
ISBN 9784320125926
その他の標題 奥付タイトル:RTL modeling and logic synthesis with SystemVerilog
注記 表現種別: テキスト (ncrcontent), 機器種別: 機器不用 (ncrmedia), キャリア種別: 冊子 (ncrcarrier)
注記 参考文献: p[224]-225
学情ID BD14535781
本文言語コード 日本語
著者標目リンク 篠塚, 一也||シノズカ, カズヤ <AU00817269> 著者
分類標目 電子工学 NDC9:549.7
分類標目 電子工学 NDC10:549.7
分類標目 科学技術 NDLC:ND386
分類標目 電子工学 NDC10:549.3
件名標目等 ハードウェア記述言語||ハードウェアキジュツゲンゴ
件名標目等 回路設計||カイロセッケイ
件名標目等 ハードウェア記述言語||ハードウェアキジュツ ゲンゴ
このページのTOPへ
前の画面へ戻る
このページのTOPへ

  • 関連情報

    関連資料

    他の検索サイトで探す

    他大学資料確認

    資料を取り寄せる

    • ILL複写依頼(コピー取り寄せ)
    • ILL貸借依頼(現物借用)

    この書誌のQRコード