東京都立大学図書館

Verilog HDL論理合成入門 : RTL記述&ネットリストのリファレンス

Jayaram Bhasker著 ; 佐々木尚訳. -- CQ出版, 2001. -- (Design wave books). <BB00956492>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~1件(全1件)

No. 巻号 所蔵館 配置場所 資料ID 請求記号 状態 返却予定日 予約 WEB書棚
0001 日野館 日野:一般書架 101983286 /548.2/B 0件
No. 0001
巻号
所蔵館 日野館
配置場所 日野:一般書架
資料ID 101983286
請求記号 /548.2/B
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 Verilog HDL論理合成入門 : RTL記述&ネットリストのリファレンス / Jayaram Bhasker著 ; 佐々木尚訳
Verilog HDL ロンリ ゴウセイ ニュウモン : RTL キジュツ & ネット リスト ノ リファレンス
出版・頒布事項 東京 : CQ出版 , 2001.5
形態事項 203p ; 24cm
巻号情報
ISBN 4789833542
書誌構造リンク Design wave books <BB00776052>//a
その他の標題 原タイトル:Verilog HDL synthesis : a practical primer
学情ID BA52081133
本文言語コード 日本語
著者標目リンク Bhasker, Jayaram <AU00525979>
著者標目リンク 佐々木, 尚
ササキ, ヒサシ <>
分類標目 情報工学 NDC8:548.2
分類標目 情報工学 NDC9:548.2
件名標目等 電子計算機||デンシケイサンキ
件名標目等 電子計算機 -- プログラミング||デンシケイサンキ -- プログラミング