東京都立大学図書館

HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計

桜井至著. -- 改訂版. -- テクノプレス, 1997. <BB00953208>
登録タグ:
登録されているタグはありません
書誌URL:

所蔵一覧 1件~2件(全2件)

No. 巻号 所蔵館 配置場所 資料ID 請求記号 状態 返却予定日 予約 WEB書棚
0001 日野館 日野:一般書架 101943876 /549/SA 0件
0002 日野館 日野:閉架書庫(一般) 101943884 /549/SA 0件
No. 0001
巻号
所蔵館 日野館
配置場所 日野:一般書架
資料ID 101943876
請求記号 /549/SA
状態
返却予定日
予約 0件
WEB書棚
No. 0002
巻号
所蔵館 日野館
配置場所 日野:閉架書庫(一般)
資料ID 101943884
請求記号 /549/SA
状態
返却予定日
予約 0件
WEB書棚

書誌詳細

標題および責任表示 HDL設計入門 : VHDL, Verilog-HDL, 合成を用いた設計 / 桜井至著
HDL セッケイ ニュウモン : VHDL Verilog-HDL ゴウセイ オ モチイタ セッケイ
版事項 改訂版
出版・頒布事項 田無 : テクノプレス , 1997.12
形態事項 xii, 252p ; 21cm
巻号情報
ISBN 4924998249
注記 参考文献一覧: p241-244
学情ID BA34321585
本文言語コード 日本語
著者標目リンク 桜井, 至||サクライ, タカシ <AU00353548>
件名標目等 集積回路||シュウセキカイロ